DOCUMENT-IDENTIFIER: JP 57194548 A

Page 1 of 2

PAT-NO:

JP357194548A

DOCUMENT-IDENTIFIER: JP 57194548 A

TITLE:

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE:

November 30, 1982

INVENTOR-INFORMATION:

NAME

COUNTRY

NAKAMURA, YOSHIHIRO OKUTO, YUJI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP N/A

APPL-NO: JP56078962 **APPL-DATE:** May 25, 1981

INT-CL (IPC): H01L021/88 , H01L029/78

US-CL-CURRENT: 148/DIG.53, 438/121, 438/164, 438/655, 438/FOR.360,

438/FOR.362, 438/FOR.424

ABSTRACT:

PURPOSE: To enable to obtain a silicide by preventing the oxidation of a metal film using an ordinary heating furnace by a method wherein a high-melting point metal film and a silicon film, having the prescribed thickness respectively, are deposited on silicon in the above order, and a heat treatment is performed at the prescribed temperature or above.

CONSTITUTION: A gate oxide film 4 is formed on the island-type silicon layers 2 and 3 on a sapphire substrate 1, then a polycrystalline silicon film 5, which is thicker than an Mo film 6, an Mo film 6 of 1,000Å or above in thickness, and a polycrystalline silicon film 7 of 300Å or above but not more than the thickness of the Mo film, are formed on the film 4, a heat treatment is performed at 800°C or above using an ordinary furnace, and the above is brought into a silicified state by reacting the Mo film and a part of the polycrystalline films 5 and 7. Care should be taken when performing the heat treatment so that the polycrystalline film 7 on the surface will not be vaporized by reacting with the oxygen remained in the atmospher. Then, an etching is performed on the formed Mo silicide layer 10 and the non-reacted polycrystalline silicon layers 8 and 9, whereon impurities were doped, and a gate

electrode and a wiring section are obtained.

COPYRIGHT: (C)1982,JPO&Japio

(JP)

①特許出願公開

⑫公開特許公報(A)

昭57-194548

⑤Int. Cl.³H 01 L 21/88 29/78 識別記号

庁内整理番号 6810-5F 7377-5F 砂公開 昭和57年(1982)11月30日

発明の数 1 審査請求 未請求

(全 4 頁)

図半導体装置の製造方法

创特

類 昭56-78962

20出

額 昭56(1981)5月25日

⑩発 明 者

中村嘉宏

東京都港区芝五丁目33番1号日

本電気株式会社内

砂発 明 者 奥戸雄二

東京都港区芝五丁目33番1号日

本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

邳代 理 人 弁理士 内原晋

明料整

発明の名称

半導体装置の製造方法

特許請求の範囲

電優、配線部を形成するに、厚さ 1000A以上の 高融点金属膜か上び厚さ 300A以上でしかも前記 高融点金属膜の厚さをこえない厚さのシリコン膜 をこの膜に前記高融点金属膜以上の厚さを有する シリコン上に堆積した後 800 で以上の程度で熱処 狙することを特徴とする半導体装造の製造方法。

発明の詳細な説明

本発明はシリコンを主要構成材とした半導体装置(以下シリコン案子と称す)の電極。配線部の製造方法に関するものである。最近、多結晶シリコンの代わりにより仏抵抗のMo。W.Ti。Ta 等の高融点金属を電極、配線部の構成材料として使う 試みが値々なされている。

しかし、これら高融点金属といえども一般に酸

化性雰囲気が存在するところで熱処理を行なりと 500℃程度の低温でも蒸気圧の高い酸化物を形成 し、気化してしまりため、従来のシリコン案子の 製造工程で使用されている不活性雰囲気以上に往 意深く不純物として含まれる酸素や水等の酸としたは がスを除去したより高純度な不活性雰囲気中で始 処理する必要があり、またその熱処理を空気の中で必 能が無視できるよりな加熱炉。例えば炉心管の出 口側を充分長くとり、加熱されたウェハを逆流が を使って行なり必要がある。また洗浄方法にも をして行なり必要がある。また洗浄方法にも を動動が必要となるなど。実用上いくつかの困 融がある。

そとで耐酸化性、耐薬品性がありしかも高温の 熱処理に耐える高融点金属ーシリコン間合金(以 下シリサイドと略す)が注目されている。シリコ ン菓子の製造プロセスにおけるシリサイド膜の形 成方法は大別して2種類ある。1つは最初からシ リサイドとして堆積する方法であり。例えばシリ サイドのターゲットを用いて以アスパッタでシリ サイド鰻を形成する方法がある。もり1つは金嶌 とシリコンとを重ねて堆積し、熱処理で合金化反 応を起とさせてシリサイドを形成する方法である。 シリサイドは低抵抗の配慮材料としてシリコン素 子に用いるのであるから当然パルクSi、多結晶 シリコン(以下 poly Siと略す)とのコンタク トが良好にとれていなければならない。上紀の方 法のうち前者では堆積するシリサイド裏はそれ以 上Siと反応しないような相のものを用いること が多いのでSi上に準備して熱処理しても両者が 反応を起こさず、逆にコンメクト不良やはがれを 生じることすらある。そのため上配の HFスパッ メを用いる方法でははじめにSI の装面を迎スペ ッタリングでエッチングしてから潜巻にしてシリ サイドの塩體を行なって両者の密慮を完全なるの にしようとさえしている。しかしとの方法では一 方ではBi 中にダメージを導入してしまり恐れが ある。一方、後者の合金化反応を用いる方法では 堆積直径の金属と下地の Si との外面がシリサイ ド化するので、コンタクト不良は超としにくい

属資かよび厚さ 30 0Å以上でしかも前配高融点金 属質の厚さをこえない厚さのシリコン膜をこの順 に前記高融点金属製以上の厚さを有するシリコン 上に推積した後 800で以上の温度で熱処理するこ とにある。

以下本発明の一実施例を用いて説明する。

第1回は本発明の一実施例である相補型SUS MUS(Sibicon on Sapphire Metal oxide Semiconductor)トランジスタの製造工程を(a)~(d)の順に主要工程を迫って示した模式的断面図である。1がサファイア返板、2がNチャネルトランジスタとなるシリコン膜、3がPチャネルトランジスタとなるシリコン膜である。リングラフィ工程、エッチング工程でサファイア高板1上のSi膜をトランジスタとなる部分以外を除去し厚さ400人のグート酸化質をSi膜2、3上に成及し、Nチャネルトランジスタ、Pチャネルトランジスタにそれぞれチャネルドーブを行ない、厚さ400人のpoly Si 質5をCVD(Chemical Yapor Deposition)法で堆積した後、Nチャネ

しはがれも少ない。またこの方法ではシリサイドがSi 表面を侵食して形成されるので、Si とのコンタクトは半導体表面から離れた Si 内部にでき、接触界面が汚染される危険をも減じることができるという長所がある。

一般に絶縁ゲート型電界効果トランジスタなどのゲート配線は、ゲート絶縁膜のすぐ上がpoly Si であることが特性上好ましいので、後者の方法を用いる場合は、poly Si 製の上に全場膜を準積して合金化させ、poly Si 製の上にシリサイド膜を重ねる構造にする。すると合金化させるときには高融点金銭膜が終出していることになるため、前述のように従来の加熱炉を使うことができないという欠点があったわけである。

本発明はこのような従来の高融点金属工程のもつ欠点を除去し、従来の高融点金属を用いないシリコン素子の製造工程で使われてきた簡単な製造 接置を使うことができるようにした、シリサイド 工法を提供することを目的としている。

本発明の背徴は、厚さ1000A以上の高融点金

ル上のpoly Si 顧 8 Kはリンを、P チャネル上のpoly Si 顧 9 Kはポロンをイオン注入法で高 議能Kドーブし、アニールを行なったあと、poly Si 顧 8 、9 上に前のアニール。洗浄工程で形成 された酸化値を緩衝ファ酸で除去し、改めて真空 瀟浩法でpoly Si 顧 8 、9 上に厚さ1000Åのモ リブデン展 6、厚さ500Åのシリコン顧 7 をとの 顧に連続して準續した状態である。

第1回(b)では1000で、Ni中、5分の熱処理でN、P poly Si 膜8、9上に同時にモリブデンシリサイド膜(MoSiz)10を形成した状態である。接面のSi 膜7とMo膜6は完全に反応しすべてシリサイド化している。下のpoly Si 腹8、9はこの熱処理後も半分程度残ってかり、Nチャネルトランジスタ上ではN poly Si ゲート、Pチャネルトランジスタ上ではP poly Si ゲート、Cいり状臓が保たれている。

Mo 製が無出している条件で、前述のような過 常の毛気炉で熱処理すると 500で程度の加熱でも Mo 製は急速に製化されその酸化物は気化して必

しまりことは前に述べたとおりである。どころが 本実施例ではMo 襲の上に更に Si 験を堆積すると いり極めて簡単な方法でMo 鼬の嵌化を防ぐこと ができるため通常の型の鈩をよび通常の鈍度のガ スを使うことができる。つまり Si 襞があること によってMo 膜中への酸化性ガスの拡散を防止で き、Moの微化を防ぐととができる。 Si 膜を用い た理由は Si ならばシリサイド製形成と Mo の酸化 防止を兼ねることができるからである。次にこの Si膜の厚さを特許請求の範囲において制限した 理由を述べる。300AはSiがMo 身々の高融点 金属の微化防止用として pin holeなく使える最 低温の彫さと考えられるからである。最高を高融 点金眞鸌の厚さと同じとしたのは、合金化反応に よって高融点金属の全部を丁錠反応させ表面にSi 属を残さない場合を考えるわけである。とりする ことによりこの後の配盤工程で使われる例えばア ルミニウム膜とのコンメクトをも確実にとれるよ うになる。一方、高級点金属膜の膜障を最低1000 Aとしたのは、後で詳しく述べるが、シリサイド

程能であった。バルク Si 上あるいはアモルファス Si 上でもほぼ同じ抵抗値になる。これ以上抵抗値が高いと N poly Si と変わらなくなるため 800でを最低限とした。また本実施例のMo シリサイド膜の抵抗値の温度変化を第2圏に示す。この図からもわかるように1100で程度で抵抗値が一定となる。

船処理時の家田気は通常のシリコン業子の製造工程で使用されるものならば何でもよい。真空中でもよい。酸化性雰囲気は従来は使えなかったが本発明の方法によると逆に利点になる。つまりSi 酸の酸化速度より高融点金属膜と Si 族の合金化 反応の速度の方がはるかに大きいからシリサイド 膜を形成すると同時にその表面保護額として熱酸 化のSIOn 機を成長させることができる。

第1図(c)ではMoシリサイド額10上にリソクラフィ工程を用いてレジストパターンを形成し CF。ガスでMoシリサイド製10とpoly SI 段 8,9を同時にエッチングした後レジストを除去 した状盤である。 質をあるていど厚く形成し抵抗値を十分下げるた めである。

下地のシリコンは単結晶、多結晶、アモルファ スいずれでもよい。とのシリコンの厚さを上記モ リプテン膜の膜摩以上とした理由は、SiIGFE T (Si Isolation Gate Field Effect Transistor) 化本発明の方法を応用するとき、ドピア のゲート絶縁膜上にシリコンが存在することが安 定性、設計性の点で好都合であるからである。例 えはMoとSiではMoSiaよりSiリッチを相のシ リサイドは存在しない。従ってゲート絶敏膜上の シリコンをそのすぐ上に堆積するモリブデン以上 の厚さにしておけば、熱処鬼後ゲート絶縁誤倒の シリコンが残るということであり、実効上かかる 効果を得られる厚さに限定したという意味である。 熱処職監確を800℃以上と限定したのは、熱処理 中に形成されるシリサイドの抵抗値は温度が高い ほど低くなり、ある温度で一定となる傾向がある ためである。例えば本実施例ではこの抵抗値は 800℃との絶処理後、N poly Si 腹上で 150/ロ

以後の工程は従来の製造工程と同じである。第1日(d)はNチャネルトランジスタにはリンを、Pチャネルトランジスタにはボロンをイオン注入
法で高濃度にドープして、ソース・ドレイン領域
(Nチャネル、Pチャネルでそれぞれ11,12)を形成し、アニールを行ない、その後CVD法で
厚さ5000AのSiU。 額13を堆積し、リングフフィ工程,エッチング工程を用いてコンタクトホールを開口し、そのあと配顧権としてアルミニウムを真空無着し、リングラフィ工程,エッチング工程でアルミニウム配録パターン14を形成した
状態である。

第1 図(d) の緒工程中もMoシリサイド級10 とpoly Si 映8 、9 の2 階梯度のゲートは安定 であり、Moシリサイド製形成後はそれ以上の変 化を起こすことはない。

とのようにして製造したトランジスタは従来の poly 8iを用いたゲート関値をもつトランジス タに比べゲート部銀抵銃が約1桁似く良好な特性 を示す。 以上実施例としてはSOSを用いたが、パルク Si IGFET。あるいはパイポーラトランジスタ でも同様の特性を得ることができることは明らか である。

超面の簡単な説明

第1凶は本発明の一実施例についてその主要工程を追って示した模式的断面図である。図中の記号はそれぞれ以下のものを示している。

1: サファイア基仮、2: N チャネルとなるアイランドシリコン、3: P チャネルとなるアイランドシリコン、4: ゲート酸化酸、5: 多結晶シリコン酸(ノンドーブ)、6:モリブデン酸、7: シリコン酸、8:リンをドーブした多結晶シリコン酸、9: ボロンをドーブした多結晶シリコン酸、9: ボロンをドーブした多結晶シリコン酸、10:モリブデンシリコン酸、11: N 拡散船、12: P 拡散船、13: C V D Si Oz 酸、14: アルミニウム配酵。

第2凶は本光明の一実施例についてMoシリサイド膜のシート抵抗値の急処理温度による変化を

示した図である。 2.1 がリンをドープした多結晶 シリコン賞上の Mo シリサイド質の抵抗値、 2.2 がポロンをドープした多結晶シリコン製上の Mo シリサイド製の抵抗値である。

代理人 弁理士 内 原





